当前位置:首页 >> 解密信息 >> 技术文档

电子浮标设计方案在DSP技术中

时间:2011-08-31 08:59:06

    1 系统设计思想

      为了使系统实现简单、通用性和可移植性强,采用模块化、分层级连化思想进行系统的结构和软件硬件设计;为了使系统满足应用灵活和应用范围扩展性的要求,在总线设计、软硬件设计、结构设计等方面严格依据标准化规范;为了适应海洋恶劣的操作环境,在结构和硬件设计中充分借鉴便携式和插件式设计方法,同时考虑使系统满足体积小、重量轻和功耗低等实际需要。

    2 系统设计方案

      本文设计的电子浮标系统是以DSP芯片为中心的全数字、模块化结构,它主要由干端和湿端两大部分组成,两部分之间的信息通过无线数据链路完成。整个系统的工作模型如图1所示。湿端是由电子浮标和之相连的水听器阵组成,主要完成对目标声信号的检测和先期处理;干端即监测中心,一般安装在浮标附近的移动或固定平台上,主要完成对湿端传来的目标数据进行存储,实现对目标监视跟踪等功能,它由高性能工控机、无线通讯器和数字录音机等组成。干扰可通过无线指令对湿端浮标进行状态(工作状态/待机状态)切换、水听器阵收放操作以及各种算法相关参数设置等控制。本文主要介绍湿端电子浮标信号处理方面的设计方法,有关浮标的浮力结构、配重等方面的设计以及干端部分的设计方法从略,请参见文献[1]。

    2.1 电子浮标的组成和工作原理

      电子浮标的主要功能是检测水下目标的微弱声信号,通过并行数字信号处理器对信号延时进行估计,以此对目标进行定位。其组成模块示意图如图2所示。它的基本工作原理是当电子标接收到干端启动指令后,就实时通过水听器阵提取声信号。该信号经过前置低噪放大、滤波和A/D变换后,进行数字信号相关处理而获得精确的信号延时估计值,进而对目标进行定位解算;电子浮标通过GPS接收机给水听器阵同步定时;目标原始数字信息和解算后的位置信息经过编码处理通过无线数传模块传输到干端监浊中心进行存储和目标监视、跟踪及识别。

    2.1.1 前置预处理模块

      为了能够实现目标定位功能,水听器阵选用合成系统限公司的T122侦察水听器阵,该阵由2×6个高灵敏度的水听器基元配置成垂直阵和水平阵形成,可在宽频带内产生固定的波束角度。由于水下目标的声信号往往很弱(0级海况下,在水听器接收端的电压约为几微伏),而海洋的环境噪声很强,水听器输入端的信噪比很低,为了进行A/D转换,在前置预处理模块中必须对信号进行放大和滤波处理。前置预处理模块的组成框图如图3所示。采用分级滤波和可变倍数放大是为了逐步消除海洋噪声干扰并提取40Hz~15kHz的目标信号;采用AGC放大是为了将信号的动态限制在-5V~+5V范围内,从而满足进行A/D转换的需要。这里AGC自身的动态范围为40dB;A/D采用并行32通道16bit插件,最高采样率为40kHz,其输出的数字信号进入水声信号处理模块进行进一步处理。

    2.1.2 DSP阵列模块

      与其他声纳信号处理过程类似,电子浮标也涉及大量数据的实时处理。选用信号处理器时必须兼顾数据处理的复杂性和实时性要求,而DSP微处理器能够高效实时地完成声纳信号处理顺的波束形成、数字滤波、线谱增强、数值内插等多种复杂的数值运算,而且它体积小,应用灵活。因此本方案选用了DSP芯片作为电子浮标的数据处理中心。由于通过水听器阵提取的目标数据巨大,并需要进行FFT和ZOOM-FFT等复杂的蝶形运算,采用高性能的DSP处理器才能更好地满足实时性处理的需要。本文选用AD公司新近推出的超高性能并行ADSP21160微处理器[3],它具有单指令多数据流的并行处理结构。该处理器比目前声纳设计中常用的ADSP21060和TMS320C40在性能上有较大的提高[3]。ADSP21160的时钟是ADSP21060的2.5倍,高达 100MHz,有两个并行的ADSP21060核,运算速度是ADSP21060的5倍;而且ADSP21160的14个DMA通道各自独立,具有4MB 内部存储空间。

      考虑A/D采样率和ADSP21160的处理能力,仅用单片DSP对目标数据实时进行多种复杂运算会超出它的处理能力。对电子浮标而言信号处理过程可分解为若干个级连的分功能处理过程,而每个分功能处理过程,又可以分解为进行的子处理过程(主要包括数据滤波、波束形成、延时测量、后置处理四个子处理过程),这些子处理过程用单片DSP来完成。因此必须用多片DSP来进行信号处理才能满足大数据量和复杂运行的需要。而且电子浮标各个子处理过程之间数据传输具有较强的空间范围限制,在时间上也较为规律,因此本文采用分层级连DSP阵列结构进行数据处理,其硬件组成结构如图4所示。最高层的DSP负责协调整个系统的工作,并和GPS接收机、无线数值模块通过串口通讯;下一面的4个模块在电路组成上模块通过串口通讯;下一层的4个模块在电路组成上相同,其中,EPROM是程序存储器,高速RAM用来暂存数据,数据缓冲和译码等由一片EPLD可编程逻辑器件实现,模块间通讯都通过双口RAM来实现。1级模块用来数字滤波,2级模块用来波束形成,3级模块用来信号延时测量和目标位置解算,4级模块用来后置处理。四个模块采用信号流水级连形成,统一受最高层DSP控制,共同构成了既紧密耦合又相互独立,数据传送效率高的级连数据处理系统。

解密技术
解密问题
芯片解密