当前位置:首页 >> 解密信息 >> 技术文档

电路高密度的设计(一)

时间:2010-09-08 15:07:35

當為今天價值推動的市場開發電子產品時,機能與可靠性是最優先考慮的。為了在這個市場上競爭,開發者還必需注重裝配的效率,由於這樣可以控制制造本錢。電子產品的技術提高和不斷增長的復雜性正產生對更高密度電路制造方法的需求。當設計要求表面貼裝、密間距和向量封裝的集成電路IC時,可能要求具有較細的線寬和較密距離的更高密度電路板。可是,瞻望未來,一些已經在供給微型旁路孔、序列組裝電路板的公司正大量投資來擴大能力。這些公司熟悉到便攜式電子產品對更小封裝的目前趨勢。單是通訊與個人計算產品產業就足以領導全球的市場。
  高密度電子產品的開發者越來越受到幾個因素的挑戰:物理復雜組件上更密的引腳距離、財力貼裝必需很精密、和環境很多塑料封裝吸潮,造成裝配處理期間的破裂。物理因素也包括安裝工藝的復雜性與終極產品的可靠性。進一步的財政決定必需考慮產品將如何制造和裝配設備效率。較脆弱的引腳組件,如0.50與0.40mm0.020″與0.016″引腳間距的SQFPshrink quad flat pack,可能在維護一個持續的裝配工藝合格率方面向裝配專家提出一個挑戰。最成功的開發計劃是那些已經實行工藝認證的電路板設計指引和工藝認證的焊盤幾何外形。
  在環境上,焊盤幾何外形可能不同,它基於所用的安裝電子零件的焊接類型。可能的時候,焊盤外形應該以一種對使用的安裝工藝透明的方式來定義。無論零件是安裝在板的一面或兩面、經受波峰、回流或其它焊接,焊盤與零件尺寸應該優化,以保證適當的焊接點與檢查尺度。固然焊盤圖案是在尺寸上定義的,並且由於它是印制板電路幾何外形的一部門,它們受到可出產性水平和與電鍍、侵蝕、裝配或其它前提有關的公差的限制。出產性方面也與阻焊層的使用和在阻焊與導體圖案之間的對齊定位有關。
  焊盤的要
 

  國際電子技術委員會IEC International Eletrotechnical Commission的61188尺度熟悉到對焊接圓角或焊盤突出前提的不同目標的需要。這個新的國際標正確認兩個為開發焊盤外形提供信息的基本方法:
  1).基於產業組件規格、電路板制造和組件貼裝精度能力的正確資料。這些焊盤外形局限於一個特定的組件,有一個標識焊盤外形的編號。
  2).一些方程式可用來改變給定的信息,以達到一個更穩健的焊接連接,這是用於一些特殊的情況,在這些情況頂用於貼裝或安裝設備比在決定焊盤細節時所假設的精度有或多或少的差別。
  該尺度為用於貼裝各種引腳或組件端子的焊盤定義了最大、中等和最小材料情況。除非另外標明,這個尺度將所有三中『但願目標』標記為一級、二級或三級。
  一級:最大 - 用於低密度產品應用,『最大』焊盤前提用於波峰或活動焊接無引腳的片狀組件和有引腳的翅形組件。為這些組件以及向內的″J″型引腳組件配置的幾何外形可認為手工焊接和回流焊接提供一個較寬的工藝窗口。
  二級:中等 - 具有中等水平組件密度的產品可以考慮采用這個『中等』的焊盤幾何外形。與IPC-SM-782尺度焊盤幾何外形非常相似,為所有組件類型配置的中等焊盤將為回流焊接工藝提供一個穩健的焊接前提,並且應該為無引腳組件和翅形引腳類組件的波峰或活動焊接提供適當的前提。
  三級:最小 - 具有高組件密度的產品通常是便攜式產品應用可以考慮『最小』焊盤幾何外形。最小焊盤幾何外形的選擇可能不適合於所有的產品。在采用最小的焊盤外形之前,使用這應該考慮產品的限制前提,基於表格中所示的前提進行試驗。
   在IPC-SM-782中所提供的以及在IEC61188中所配置的焊盤幾何外形應該接納組件公差和工藝變量。固然在IPC尺度中的焊盤已經為使用者的多數裝配應用提供一個穩健的界面,但是一些公司已經表示了對采用最小焊盤幾何外形的需要,以用於便攜式電子產品和其它獨特的高密度應用。
  國際焊盤尺度(IEC61188)了解到更高零件密度應用的要求,並提供用於特殊產品類型的焊盤幾何外形的信息。這些信息的目的是要提供適當的表面貼裝焊盤的尺寸、外形和公差,以保證適當焊接圓角的足夠區域,也答應對這些焊接點的檢查、測試和返工。
  圖一和表一所描述的典型的三類焊盤幾何外形是為每一類組件所提供的:最大焊盤(一級)、中等焊盤(二級)和最小焊盤(三級)。


圖一、兩個端子的、矩形電容與電阻組件的IEC尺度可以不同以知足特殊產品應用

焊盤特性 最大一級 中等二級 最小三級
腳趾-焊盤凸起 0.6 0.4 .2
腳跟-焊盤凸起 0.0 0.0 0.0
側面-焊盤凸起 0.1 0.0 0
開井餘量 0.5 0.25 0.05
圓整因素 最近0.5 最近0.05 最近0.05


表一、矩形與方形真個組件
(陶瓷電容與電阻) (單位:mm)

  焊接點的腳趾、腳跟和側面圓角必需針對組件、電路板和貼裝精度偏差的公差平方和。如圖二所示,最小的焊接點或焊盤凸起是跟著公差變量而增加的(表二)。


圖二、帶狀翅形引腳組件的IEC尺度定義了三種可能的變量以知足用戶的應用

盤特性 最大一級 中等二級 最小三級
腳趾-焊盤凸起 0.8 0.5 .2
腳跟-焊盤凸起 0.5 0.35 0.2
側面-焊盤凸起 0.05 0.05 .03
開井餘量 0.5 0.25 0.05
圓整因素 最近0.5 最近0.05 最近0.05


表二、平帶L形與翅形引腳
(大於0.625mm的間距) (單位:mm)
  假如這些焊盤的用戶但願對貼裝和焊接設備有一個更穩健的工藝前提,那幺分析中的個別元素可以改變到新的所但願的尺寸前提。這包括組件、板或貼裝精度的擴散,以及最小的焊接點或焊盤凸起的期望(表3,4,5和6)。

  用於焊盤的輪廓公差方法的方式與組件的類似。所有焊盤公差都是要對每一個焊盤以最大尺寸提供一個預計的焊盤圖形。單向公差是要減小焊盤尺寸,因此得當焊接點形成的較小區域。為了使開孔的尺寸標注系統輕易,焊盤是跨過內外極限標注尺寸的。
  在這個尺度中,尺寸標注概念使用極限尺寸和幾何公差來描述焊盤答應的最大與最小尺寸。當焊盤在其最大尺寸時,結果可能是最小可接受的焊盤之間的距離;相反,當焊盤在其最小尺寸時,結果可能是最小的可接受焊盤,需要達到可靠的焊接點。這些極限答應判定焊盤通過/不通過的前提。
  假設焊盤幾何外形是准確的,並且電路結構的終極都知足所有劃定尺度,焊接缺陷應該可以減少;盡管如斯,焊接缺陷還可能因為材料與工藝變量而發生。為密間距fine pitch開發焊盤的設計者必需建立一個可靠的焊接連接所要求的最小腳尖與腳跟,以及在組件封裝特征上答應最大與最小或至少的材料前提。

表三、J形引腳 (單位:mm)

焊盤特性 最大一級 中等二級 最小三級
腳趾-焊盤凸起 0.2 0.2 0.2
腳跟-焊盤凸起 0.8 0.6 0.4
側面-焊盤凸起 0.1 0.05 0.0
開井餘量 1.5 0.8 0.2
圓整因素 最近0.5 最近0.05 最近0.05


表四、圓柱形端子(MELF) (單位:mm
 

焊盤特性 最大一級 中等二級 最小三級
腳趾-焊盤凸起 1.0 0.4 0.2
腳跟-焊盤凸起 .2 .1 0
側面-焊盤凸起 0.2 0.1 0.0
開井餘量 0.2 .25 .25
圓整因素 最近0.5 最近0.05 最近0.05


表五、只有底面的端子 (單位:mm)

焊盤特性 最大一級 中等二級 最小三級
腳趾-焊盤凸起 0.2 0.1 0
腳跟-焊盤凸起 0.2 .1 0
側面-焊盤凸起 0.2 0.1 0
開井餘量 0.25 0.1 0.05
圓整因素 最近0.5 最近0.05 最近0.05


表六、內向L形帶狀引腳 (單位:mm)

焊盤特性 最大一級 中等二級 最小三級
腳趾-焊盤凸起 0.1 0.1 0.0
腳跟-焊盤凸起 1.0 .5 .2
側面-焊盤凸起 0.1 0.1 0.1
開井餘量 0.5 0.25 .05
圓整因素 最近0.5 最近0.05 最近0.05
  BGA與CAP
 

  BGA封裝已經發展到知足現在的焊接安裝技術。塑料與陶瓷BGA組件具有相對廣泛的接觸間距(1.50,1.27和1.00mm),而相對而言,芯片規模的BGA柵格間距為0.50,0.60和0.80mm。BGA與密間距BGA組件兩者相對於密間距引腳框架封裝的IC都不輕易損壞,並且BGA尺度答應選擇性地減少接觸點,以知足特殊的輸入/輸出(I/O)要求。當為BGA組件建立接觸點布局和引線排列時,封裝開發者必需考慮芯片設計以及芯片塊的尺寸和外形。在技術引線排列時的另一個要面臨的題目是芯片的方向芯片模塊的焊盤向上或向下。芯片模塊『面朝上』的結構通常是當供給商正在使用COB(chip-on-board)(內插器)技術時纔采用的。


   組件構造,以及在其制造中使用的材料結合,不在這個產業尺度與指引中定義。每一個制造商都將企圖將其特殊的結構勝任用戶所定義的應用。例如消費產品可能有一個相對良好的工作環境,而產業或汽車應用的產品常常必需運行在更大的壓力前提下。取決於制造BGA所選擇材料的物理特性,可能要使用到倒裝芯片或引線接合技術。由於芯片安裝結構是剛性材料,芯片模塊安裝座一般以導體定中央,信號從芯片模塊焊盤走入接觸球的排列矩陣。
   在該文件中具體敘述的柵格陣列封裝形狀在JEDEC的95出版物中提供。方形BGA,JEDEC MS-028定義一種較小的矩形塑料BGA組件種別,接觸點距離為1.27mm。該矩陣組件的總的形狀規格答應很大的靈活性,如引腳距離、接觸點矩陣布局與構造。JEDEC MO-151定義各種塑料封裝的BGA。方形輪廓籠蓋的尺寸從7.0-50.0,三種接觸點距離 - 1.50,1.27和1.00mm。
   球接觸點可以單一的形式分布,行與列排列有雙數或單數。固然排列必需保持對整個封裝形狀的對稱,但是各組件制造商答應在某區域內減少接觸點的位置。

   芯片規模的BGA變量

   針對『密間距』和『真正芯片大小』的IC封裝,最近開發的JEDEC BGA指引提出很多物理屬性,並為封裝供給商提供『變量』形式的靈活性。JEDEC JC-11批准的第一份對密間距組件種別的文件是注冊形狀MO-195,具有基本0.50mm間距接觸點排列的同一方形封裝系列。
   封裝尺寸范圍從4.0-21.0mm,總的高度(定義為『薄的輪廓』)限制到從貼裝表面最大為1.20mm。下面的例子代表為將來的尺度考慮的一些其它變量。
   球間距與球尺寸將也會影響電路布線效率。很多公司已經選擇對較低I/O數的CSP不采用0.50mm間距。較大的球間距可能減輕終極用戶對更復雜的印刷電路板(PCB)技術的需求。
   0.50mm的接觸點排列距離是JEDEC推薦最小的。接觸點直徑劃定為0.30mm,公差范圍為最小0.25、最大0.35mm。可是大多數采用0.50mm間距的BGA應用將依賴電路的次表面布線。直徑上小至0.25mm的焊盤之間的距離寬度只夠連接一根0.08mm(0.003″)寬度的電路。將很多多餘的電源和接地觸點分布到矩陣的附近,這樣將提供對排列矩陣的有限滲透滲出。這些較高I/O數的應用更可能決定於多層、盲孔或封鎖的焊盤上的電鍍旁路孔(via-on-pad)技術。

  考慮封裝技術

  組件的環境與電氣機能可能是與封裝尺寸一樣重要的題目。用於高密度、高I/O應用的封裝技術首先必需知足環境尺度。例如,那些使用剛性內插器(interposer)結構的、由陶瓷或有機基板制造的不能緊密地配合硅芯片的形狀。組件周圍的引線接合座之間的互連必需流向內面。μBGA* 封裝結構的一個實際上風是它在硅芯片模塊形狀內提供所有電氣界面的能力。
   μBGA使用一種高級的聚酰胺薄膜作為其基體結構,並且使用半加成銅電鍍工藝來完成芯片上鋁接合座與聚酰胺內插器上球接觸座之間的互連。依順材料的獨特結合使組件能夠忍受極端惡劣的環境。這種封裝已經過一些主要的IC制造商用來知足具有廣泛運作環境的應用。
   超過20家主要的IC制造商和封裝服務提供商已經采用了μBGA封裝。定義為『面朝下』的封裝,組件形狀緊密親密配合芯片模塊的形狀,芯片上的鋁接合焊盤放於朝向球接觸點和PCB表面的位置。這種結構在產業中有最廣泛的認同,由於其建立的基礎結構和無比的可靠性。μBGA封裝的材料與引腳設計的獨特系統是在物理上順應的,補償了硅芯片與PCB結構的溫度膨脹系統的較大差別。

解密技术
解密问题
芯片解密