当前位置:首页 >> 解密信息 >> 芯片解密

Cortex-M3特性简介与IC解密研究

时间:2010-08-03 08:44:35

由于芯片的应用不同在不同的设备中,即使是同一型号,在解密费用上也会存在很大差别,特别是有些设备上用的是专用芯片,解密难度特别大,因此解密费用会比普通芯片解密高几十倍。
世纪芯在IC解密/单片机解密/芯片解密技术研究领域中取得了丰硕的科研成果,可以针对各类疑难IC芯片提供高可靠性的解密方案。在业界中以其专业的服务赢得了良好的口碑。
基于经过改进的哈佛总线架构,结合I-code 和 D-code总线
高效3级管线+分支预测
嵌套矢量中断控制器(NVIC)
基于堆栈的高效门计数寄存器模型
可配置1到150个物理中断;多达256个优先级
非屏蔽中断(NMI),可实现关键的中断功能
通过尾链(tail chaining)、延迟到达服务(late arrival service)和堆栈弹出抢占技术来缩短延时
中断嵌套(堆栈)
动态重置中断优先权
存储器保护单元(MPU)
可选部分,用于处理任务和数据保护的分隔
支持多达8个区域,每个区域又可划分为8个子区域
区域大小从32字节始,最大可达4GB可寻址空间
数据观察点和跟踪单元(DWT)
执行硬件断点,提供指令执行统计
DWT配置包含数据匹配
Flash补丁和断点单元(FPB),执行6个程序断点和2个字面数据(literal data)取数断点
调试端口(SWJ-DP)
串行线JTAG调试端口(SWJ-DP),实现JTAG 或 SW协议调试
在上电时SWJ-DP默认为JTAG模式
在调试引脚上提供特定控制序列以切换到SW模式
跟踪端口接口单元(TPIU)
通过配置仅支持仪表跟踪宏单元(ITM)调试跟踪
串行线模式用于TPIU输出数据,覆盖在JTAG TDO端口上
同时使用SW调试和ITM
Cortex-M3技术参考手册描述的ROM表
AHB总线阵列的单个共享代码总线结合了I-Code 和 D-Code总线,由Cortex-M3内部执行总线访问仲裁
150 个中断 (包括 NMI在内151个)
32个中断优先级

为方便客户对Cortex-M3解密的技术实现及单片机本身的性质进行理解,这里,我们提供对Cortex-M3单片机的基本性能特征介绍,有Cortex-M3芯片解密需求者欢迎与世纪芯联系咨询更多解密详情。
电  话:0755-83035862
咨询QQ:731130060
Email:
coreic@126.com
更多芯片解密 http://www.icdec.com
 

解密技术
解密问题
芯片解密